CPLD(復雜可編程邏輯器件)，它是從PAL和GAL器件發(fā)展出來的器件，相對而言規(guī)模大，結構復雜，屬于大規(guī)模集成電路范圍。
它的工作方式和原理與FPGA(現(xiàn)場可編程門陣列)相類似，都是使用硬件描述語言VHDL/Verilog描述邏輯電路功能，然后將代碼進行綜合，布局，布線等操作，生成比特流文件來描述這些邏輯電路信息，再加載入芯片。因此它也屬于硬件開發(fā)范疇。
但是CPLD與FPGA的內部組成結構是不同的，它由可編程邏輯宏單元陣列(MCA),可編程互聯(lián)矩陣單元,可編程IO單元組成。
宏單元結構又由與陣列，或陣列，可編程觸發(fā)器和多路選擇器等電路組成。
圖中乘積項陣列是一個與陣列，該陣列的每一個交叉點都是一個可編程熔絲，如果導通就是與邏輯，乘積項選擇矩陣是一個或陣列，兩者一起完成組合邏輯，后面再跟一個可編程觸發(fā)器，組成整個最小可編程邏輯單元。
通過編程邏輯單元的比較，可以看出CPLD與FPGA的實現(xiàn)組合邏輯的機制存在本質的區(qū)別，前者使用可編程與陣列和或陣列實現(xiàn)，后者使用sram保存邏輯真值表來實現(xiàn)，并且前者一個邏輯單元中只包含一個可編程觸發(fā)器，而后者一個邏輯單元包含“8”個觸發(fā)器。
我們知道觸發(fā)器是實現(xiàn)時序邏輯電路的基本器件，CPLD有豐富的組合邏輯資源(與/或陣列)，F(xiàn)PGA有豐富的時序邏輯資源(觸發(fā)器)，因此它們各有所適用的場景。
版權聲明：本文內容由互聯(lián)網(wǎng)用戶自發(fā)貢獻，該文觀點僅代表作者本人。本站僅提供信息存儲空間服務，不擁有所有權，不承擔相關法律責任。如發(fā)現(xiàn)本站有涉嫌抄襲侵權/違法違規(guī)的內容， 請發(fā)送郵件至 舉報，一經查實，本站將立刻刪除。