對(duì)于Zynq開發(fā)的整套流程和設(shè)計(jì),其中硬件資源和軟件設(shè)計(jì)工具都是并不可少的介紹工具,在嵌入式系統(tǒng)的開發(fā)過(guò)程中,必要用到Vivado軟件工具,這款軟件不同于以前的賽靈思公司開發(fā)的ISE,Vivado工具是ISE的全新版本,專門應(yīng)用在7系列的FPGA開發(fā)板,而Zynq正是使用的7系列開發(fā)板,可以說(shuō)Vivado軟件工具是專門為Zynq開發(fā)特定打造的。
對(duì)于FPGA開發(fā)者而言,“提到賽靈思(Xilinx)的開發(fā),人們最新映入眼簾的便是ISE,ISE學(xué)習(xí)起來(lái)也簡(jiǎn)單一些,軟件界面也相對(duì)單一,對(duì)于Vivado卻了解的不是很多。
實(shí)際上,Vivado這一款全新的設(shè)計(jì)軟件于2012便由賽靈思公司推出了。雖然說(shuō)目前從事可編程邏輯工作的開發(fā)者,大多數(shù)使用ISE進(jìn)行硬件處理或者芯片的編寫,未來(lái)XilinxFPGA開發(fā)環(huán)境的變化趨勢(shì)還是很明顯的,可以用Vivado作為代表的。
嵌入式物聯(lián)網(wǎng)需要學(xué)的東西真的非常多,千萬(wàn)不要學(xué)錯(cuò)了路線和內(nèi)容,導(dǎo)致工資要不上去!
無(wú)償分享大家一個(gè)資料包,差不多150多G。里面學(xué)習(xí)內(nèi)容、面經(jīng)、項(xiàng)目都比較新也比較全!某魚上買估計(jì)至少要好幾十。加微信領(lǐng)取資料
因此,作為賽靈思FPGA的學(xué)習(xí)者或開發(fā)者,有必要掌握Vivado的使用。
對(duì)于這款軟件,需要特別強(qiáng)調(diào)一點(diǎn),Vivado和ISE并不是前后的關(guān)系,沒有升級(jí)版本這一說(shuō),Vivado軟件工具是全新版本,是和ISE在賽靈思公司的FPGA方面的同一級(jí)別的,屬于新的FPGA開發(fā)工具,而且具體地說(shuō),雖然Vivado的出現(xiàn)一定程度上影響了ISE的使用范圍,但是ISE開發(fā)工具絕對(duì)不會(huì)因此淘汰,這是不可能的,Vivado是2012年推出的,而此時(shí)ISE開發(fā)工具也已經(jīng)更新到了ISE14.7,所以說(shuō)ISE和Vivado是共存的,這樣也更有利于FPGA的開發(fā))。
在ISE中,像CoreGenerator、XST等工具是常常出現(xiàn)的,然而在Vivado中,這些工具是不存在的,可以說(shuō)Vivado是賽靈思公司為高端的可編程邏輯器件專門開發(fā)的一種軟件工具。
Xilinx的28nm工藝的7系列FPGA算是高級(jí)版的,似乎Vivado開發(fā)工具就是為它量身打造的一樣,專門支持Zynq和7系列的FPGA,其它系列的FPGA是不能夠支持的。
通俗的講,Vivado本身就是賽靈思公司為高端FPGA而生產(chǎn)的集成開發(fā)軟件工具,低端的本來(lái)就不做。
而ISE開發(fā)工具卻能夠支持FPGA的全部系列。對(duì)于開發(fā)者,如果使用7系列的FPGA,Vivado的開發(fā)效率必然是比ISE好很多。
如果使用除了7系列以外的可編程邏輯器件,那么ISE是最好的選擇,HLS是高層次綜合的簡(jiǎn)稱,VivadoHLS軟件Vivado開發(fā)軟件中自帶的,“綜合”的英文單詞就是“Synthesis”,有一種稱為NGC的特殊網(wǎng)表文件,綜合就是將程序代碼翻譯到其中,這樣才能夠?qū)ζ溥M(jìn)行實(shí)現(xiàn)。
至于“層次”,FPGA設(shè)計(jì)一般把分為以下幾個(gè)級(jí)別,分為系統(tǒng)級(jí)、RTL級(jí)、算法級(jí)、門級(jí)或開關(guān)級(jí)。
RTL級(jí)及以下設(shè)計(jì)一般認(rèn)為是可以使用的,“層次”的意思就是用各種各樣的角度來(lái)進(jìn)行描述開發(fā)者打算實(shí)現(xiàn)的功能。
采用門級(jí)描述的譬如axorb,意思就是a,b是一個(gè)異或門的輸入;而a+b描述采用相對(duì)高一點(diǎn)層次。
顯然,描述越困難的是指的越低層次的。
HLS就是從高層次描述,之后綜合成可用的網(wǎng)表文件的技術(shù)。這里的“高”指采用C、C++等編寫程序,而不是傳統(tǒng)的HDL語(yǔ)言。然而,實(shí)際上Vivado套件中是預(yù)先采用VivadoHLS這個(gè)軟件將C代碼轉(zhuǎn)換成為VerilogHDL語(yǔ)言代碼或者VHDL語(yǔ)言代碼,之后進(jìn)行下一步操作的,并不是直接綜合C代碼。
版權(quán)聲明:本文內(nèi)容由互聯(lián)網(wǎng)用戶自發(fā)貢獻(xiàn),該文觀點(diǎn)僅代表作者本人。本站僅提供信息存儲(chǔ)空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如發(fā)現(xiàn)本站有涉嫌抄襲侵權(quán)/違法違規(guī)的內(nèi)容, 請(qǐng)發(fā)送郵件至 舉報(bào),一經(jīng)查實(shí),本站將立刻刪除。